高速数字系统设计 | 咏绎仪器仪表 | 为您提供更加精准、稳定的测试解决方案

资料库

汽车电子以太网测试：验证 BroadR-Reach® 接口

BroadR-Reach® 利用类似于 1000BASE-T 以太网的双向通信，使两个接口通过同一条双绞线同步通信。因此，在无通信伙伴的情况下，在数据传输期间不可能对单个接口进行电气测试。OPEN 联盟已经制定了针对 BroadR-Reach 以太网的一致性测试。与其他以太网一致性测试一样，此测试侧重于发射机质量。接收机测试只涉及一项测试用例，即 MDI 回波损耗测量。一致性测试需要发射机发出特定的测试信号。每个通信芯片组都必须能够生成这些测试信号，一般可通过某个芯片寄存器设置来激活。

下载
DDR3 数据眼图测试

测试 DDR 接口信号质量时，数据眼图分析有助于揭示潜在的信号完整性问题。因此，许多信号完整性工程师都使用眼图功能迅速测定 DDR 接口性能。虽然一致性测试能够根据 JEDEC 规范验证数据、地址、控制和时钟信号组的信号特性，但无法灵活、迅速地调试信号完整性问题。眼图测试的主要挑战包括需要分离读/写周期，以及重叠数据突发的连续位，以便根据简单模板进行测试。

下载
验证 FPGA、CPU 和 DSP 电源序列

为 FPGA 或 CPU 等复杂的电子元件供电时，需要根据特定顺序以及延迟或上升时间启用多个电源电压。必须将电源消耗降至最低，并确保 I/O 在上电时处于高阻状态。通常建议断电顺序需与上电顺序相反。如果不按序操作，电流会超出指定阈值，可能会造成组件故障或损坏。在电路设计过程中，必须捕获并分析多个电压在电源启动、关闭和故障期间的相关特性。

下载
验证高PCIe参考时钟的真正抖动性能

高速数字设计中的时钟抖动测量越来越具有挑战性。例如，PCIe Gen4 的数据率高达 16 GT/s，参考时钟的相应抖动阈值为 500 fs (RMS)。为了最大限度地降低 EMI 影响，PCIe、USB 和 HDMI™ 等技术通常使用扩频时钟功能 (SSC)，为参考时钟应用低频 FM。由于 SSC 对时钟施加了额外压力，因此也需要在 SSC 开启模式下验证时钟抖动。

下载
验证高速数字设计中 PLL 的加性相位噪声和抖动衰减

提高高速数字设计和无线通信的数据率，需要具有低加性相位噪声和高抖动衰减的 SerDes PLL 及时钟合成器。现代设计通常采用由抖动衰减器和频率合成器组成的两级架构。相位噪声分析仪具备一流的相位噪声灵敏度，是执行此类测试的首选仪器。为了激励 PLL，需要具有超低相位噪声的附加信号源。

下载